LMK04906BISQ

Karatteristiċi Ewlenin

Tip:Arloġġ Jitter Cleaner u Ġeneratur

Referenza tal-Input:Sa 1.4 GHz (input differenzjali)

Frekwenza tal-ħruġ:Sa 1.4 GHz (LVPECL), 800 MHz (LVDS), jew 250 MHz (LVCMOS)

Numru ta' Outputs:14-il ħruġ totali (7 pari differenzjali, konfigurabbli bħala 14-terminati waħedhom)

Tipi ta' Output:LVPECL, LVDS, jew LVCMOS

Prestazzjoni tal-jitter:

< 100 fs typical RMS jitter (12 kHz to 20 MHz offset)

Ħoss ta' fażi ultra-baxxa fuq frekwenzi wiesgħa

Konfigurazzjoni PLL:PLLs doppji (PLL1 + PLL2) għall-attenwazzjoni tal-jitter u l-multiplikazzjoni tal-frekwenza

Medda ta' Frekwenzi VCO:2.37 GHz – 2.60 GHz

Provvista tal-Enerġija: 3.3 V ±5%

Interface tal-Kontroll:Interface tas-serje SPI

Karatteristiċi Integrati:

Fuq-ċippa VCO u dividers programmabbli

Karatteristiċi SYSREF u SYNC għall-appoġġ JESD204B/C

Dewmien diġitali u aġġustament tal-fażi għal kull output

Modalità ta' żamma u żero-dewmien

Temperatura operattiva:–40 grad sa +85 grad (grad industrijali)

Tip ta' Pakkett:64-pin WQFN (9 mm × 9 mm)

RoHS / REACH:Konformi u Pb-ħieles

Highlights tal-Prestazzjoni

Arkitettura doppja-PLL tippermetti tindif tal-jitter flessibbli u sinteżi tal-frekwenza

Jappoġġja latenza u sinkronizzazzjoni deterministiċi (kompatibbli JESD204B/C)

Ħsejjes eċċellenti ta 'l-art u l-prestazzjoni tal-ħoss tal-fażi għall-arloġġ ADC/DAC

Dewmien fin għal kull-output u kontroll tad-diviżur għall-allinjament tal-ħin b'ħafna-kanali

Siġra tal-arloġġ programmabbli ħafna b'kontroll SPI

Applikazzjonijiet

Konvertituri tad-data ta'-veloċità għolja (ADC/DAC clocking)

Ġenerazzjoni u sinkronizzazzjoni tal-arloġġ JESD204B/C

Stazzjonijiet bażi bla fili u ċelloli żgħar

Tagħmir tat-test u tal-kejl

Sistemi ta' backplane tan-netwerk u tal-komunikazzjoni

Soluzzjonijiet tal-ħin FPGA u DSP