MT41J256M16HA

Id-DDR3 SDRAM juża arkitettura b'rata ta 'data doppja biex tikseb tħaddim b'veloċità għolja. L-arkitettura tar-rata tad-dejta doppja hija arkitettura 8n-prefetch b'interface ddisinjata biex tittrasferixxi żewġ kelmiet tad-dejta għal kull ċiklu tal-arloġġ fil-pinnijiet tal-I/O. Aċċess wieħed tal-qari jew tal-kitba għad-DDR3 SDRAM jikkonsisti fi trasferiment tad-dejta wieħed ta’ 8n-bit wiesa’, b’ċiklu wieħed ta’ arloġġ fil-qalba interna tad-DRAM u tmien trasferimenti ta’ dejta korrispondenti b’n-bit-wide’, b’nofs ċiklu ta’ arloġġ fil- I/O pinnijiet.