Karatteristiċi
■ Arkitettura ta 'densità għolja b'4,608 sa 68,416 LEs
● Blokki tal-memorja inkorporati M4K
● Sa 1.1 Mbits ta 'RAM disponibbli mingħajr ma titnaqqas il-loġika disponibbli
● 4,096 bits tal-memorja għal kull blokka (4,608 bits għal kull blokka inklużi 512 bits ta 'parità)
● Konfigurazzjonijiet varjabbli tal-port ta' ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32, and ×36
● Operazzjoni vera b'port doppju (qari wieħed u kitba waħda, żewġ qari, jew żewġ kitbiet) għall-modi ×1, ×2, ×4, ×8, ×9, ×16, u ×18
● Byte jippermetti għall-masking tad-dħul tad-dejta waqt il-kitba
● Operazzjoni sa 260-MHz
Multiplikaturi inkorporati
● Sa 150 18- × 18-multiplikaturi tal-bit huma kull wieħed konfigurabbli bħala żewġ multiplikaturi indipendenti 9- × 9-bit b'rendiment sa 250-MHz
● Reġistri ta' input u output fakultattivi
Appoġġ avvanzat I/O
● Appoġġ standard I/O differenzjali b'veloċità għolja, inklużi LVDS, RSDS, mini-LVDS, LVPECL, HSTL differenzjali, u SSTL differenzjali
● Appoġġ standard I/O single-ended, inklużi 2.5-V u 1.8-V, SSTL klassi I u II, 1.8-V u 1.{{8} }V HSTL klassi I u II, 3.{{10}}V PCI u PCI-X 1.0, 3.3-, 2.5-, 1.{{19} }, u 1.5-V LVCMOS, u 3.3-, 2.5-, u 1.8-V LVTTL
● Speċifikazzjoni tal-PCI Local Bus Interconnect Interconnect Special Interest Group (PCI SIG), Reviżjoni 3.0 Konformità għal tħaddim 3.3-V f'33 jew 66 MHz għal 32- jew {{7 }}bit interfaces
● PCI Express b'TI PHY esterna u funzjoni Altera PCI Express ×1 Megacore®
● {{0}}MHz kompatibilità tal-ispeċifikazzjoni PCI-X 1.0
● Appoġġ ta 'memorja esterna b'veloċità għolja, inklużi DDR, DDR2, u SDR SDRAM, u QDRII SRAM appoġġjati minn waqgħa fil-funzjonijiet Altera IP MegaCore għal faċilità ta' użu
● Tliet reġistri ddedikati għal kull element I/O (IOE): reġistru wieħed tad-dħul, reġistru wieħed tal-ħruġ, u reġistru wieħed li jippermetti l-output
● Karatteristika programmabbli tal-bus-hold
● Karatteristika tas-saħħa tas-sewqan programmabbli tal-output
● Dewmien programmabbli mill-pin għall-IOE jew firxa loġika
● I/O bank grouping għal settings bankarji uniċi VCCIO u/jew VREF
● Appoġġ standard MultiVolt™ I/O għall-interfaces 1.5-, 1.8-, 2.5-, u 3.3-
● Appoġġ għall-operazzjoni hot-socketing
● Tri-state b'pull-up dgħajjef fuq pinnijiet I/O qabel u waqt il-konfigurazzjoni
● Outputs programmabbli open-drain
● Serje ta 'appoġġ għat-terminazzjoni fuq iċ-ċippa
Ċirkwiti flessibbli tal-ġestjoni tal-arloġġ
● Netwerk ta' arloġġ ġerarkiku għal prestazzjoni sa 402.5-MHz
● Sa erba' PLLs għal kull apparat jipprovdu multiplikazzjoni u diviżjoni tal-arloġġ, bidla fil-fażi, ċiklu ta' xogħol programmabbli, u outputs tal-arloġġ esterni, li jippermettu ġestjoni tal-arloġġ fil-livell tas-sistema u kontroll ta' skew
● Sa 16-il linja globali tal-arloġġ fin-netwerk tal-arloġġ globali li jsuqu madwar l-apparat kollu
Konfigurazzjoni tal-apparat
● Konfigurazzjoni tas-serje veloċi tippermetti ħinijiet ta 'konfigurazzjoni inqas minn 100 ms
● Il-karatteristika tad-dekompressjoni tippermetti ħażna ta 'fajls ta' programmazzjoni iżgħar u ħinijiet ta 'konfigurazzjoni aktar mgħaġġla
● Jappoġġja modi ta 'konfigurazzjoni multipli: serjali attiv, serjali passiv, u konfigurazzjoni bbażata fuq JTAG
● Jappoġġja l-konfigurazzjoni permezz ta 'apparati ta' konfigurazzjoni serjali bi prezz baxx
● Il-konfigurazzjoni tal-apparat tappoġġja vultaġġi multipli (jew 3.3, 2.5, jew 1.8 V)
Proprjetà intellettwali
● Appoġġ għall-funzjoni tal-megafunzjoni Altera u Altera MegaCore, u appoġġ għall-megafunzjoni tal-Programm tal-Imsieħba ta 'Altera Megafunctions (AMPPSM), għal firxa wiesgħa ta' proċessuri inkorporati, interfaces fuq iċ-ċippa u barra ċ-ċippa, funzjonijiet periferali, funzjonijiet DSP, u funzjonijiet u protokolli ta 'komunikazzjoni. Żur l-Altera IPMegaStore fuq www.altera.com biex tniżżel il-funzjonijiet IP MegaCore.
● Appoġġ Nios II Embedded Processor
It-tags Popolari: ep1c6t144c8n, iċ-Ċina, fornituri, manifatturi, bl-ingrossa, fl-istokk
